Progettazione di circuiti integrati digitali

Caratteristiche generali

Alcune attività di ricerca coinvolgono anche la progettazione di circuiti digitali. La progettazione si svolge ad alto livello (VHDL) e si utilizzano strumenti CAD per la sintesi automatica dei circuiti.

Dove e quanto si lavora? Quanto vale il lavoro?

Questo tipo di tesi richiede la presenza del laureando presso i nostri laborator a tempo pieno. La tesi richiede in genere circa 6 mesi di lavoro per la fase di progettazione vera e propria, più un po' di tempo prima di cominciare per documentarsi sulle tecniche circuitali da utilizzare ed approfondire alcuni aspetti della progettazione (questa fare è tipicamente svolta in parallelo agli ultimi esami).

Potenzialmente queste tesi permettono di avere il massimo incremento permesso del voto finale rispetto alla media di partenza.

Quali requisiti devo avere?

Per svolgere queste tesi è indispensabile aver seguito il corso di VHDL e sintesi di circuiti digitali (oppure quello di Circuiti Integrati per Telecomunicazioni) ed averne superato il relativo esame. Sono anche utili gli altri corsi complementari di elettronica. Spesso alla simulazione a livello di transistor è necessario accostare quella a livello di sistema, quindi la conoscenza di Matlab è utile (ma si può anche imparare durante la tesi).

Quali sono i vantaggi di queste tesi?

• Approfondirete l'uso di strumenti di ausilio alla progettazione professionali ed usati anche nelle industrie che progettano circuiti integrati.
• Alcune di queste tesi sono svolte in collaborazioni con aziende o centri di ricerca.
• Progettare i circuiti per rispettare alcune specifiche ed ottimizzare alcune figure di merito, vi aiuterà ad imparare a gestire un problema ingegneristico, risolvendone i vari aspetti in modo coerente fino ad ottenre l'obiettivo desiderato. Speriamo che questa capacità sia apprezzata da chi riceverà il vostro curriculum da neo-laureati!

Argomenti

Per l'elenco dettagliato delle tesi disponibili consultare la sezione Proposte di Tesi.